Share to: share facebook share twitter share wa share telegram print page

UltraSPARC T1

UltraSPARC T1
生産時期 2005年から
設計者 サン・マイクロシステムズ
生産者 テキサス・インスツルメンツ
CPU周波数 1.0 GHz から 1.4 GHz
アーキテクチャ SPARC V9
コア数 4, 6, 8
コードネーム S1
次世代プロセッサ UltraSPARC T2
テンプレートを表示

サン・マイクロシステムズのUltraSPARC T1マイクロプロセッサ（2005年11月14日 の発表までは開発 コードネーム "Niagara" として知られる）は、マルチスレッド・マルチコアの CPU である。サーバのエネルギー消費を下げるべく開発されており、1.4 GHz で 72 ワット の電力を消費する。

T1は全く新しく設計されたSPARC マイクロプロセッサの実装で、UltraSPARC Architecture 2005 specificationに準拠し、 完全な SPARC V9 命令セットを実行する。サンはこれまでにUltraSPARC IVおよびUltraSPARC IV+という二つのマルチコアプロセッサを開発したが、T1はサンにとって最初のマルチコアかつマルチスレッドのマイクロプロセッサである。 T1マイクロプロセッサは 4コア、6コア、8コアのものが提供されており、各コアは4つのスレッドを同時に扱うことができる。すなわちプロセッサ全体で32スレッドを並行して処理することが可能である。

サンのハイエンドの SMPシステム同様、UltraSPARC T1もパーティション化して動作することができる。すなわち、複数のコアに一つないし複数のプロセスやスレッドを動作させ、その他のコアがシステムの残りの処理を実行するよう分割することができる。

搭載システム

T1 プロセッサーは以下のサンと富士通の製品に搭載されている:

  • Sun SPARC Enterprise T1000 と T2000 サーバ
  • Sun Fire T1000 と T2000 サーバ
  • Netra T2000 サーバ
  • Netra CP3060 ブレード
  • Sun Blade T6300 サーバモジュール

特徴

このCPUは発売当時の汎用CPUが想定する最大内部コア数を凌駕する8コア構成までが用意されており、1コア当たり4本のスレッドを同時に処理できる点において、非常に特異な設計になっている。そのため、Webサーバや、中間層の Java, ERP, CRM アプリケーションサーバなど、多数のアクセスを同時に処理する必要があるような用途に向いている。UltraSPARC T1 設計の欠点の一つは、設計時点のトランジスタ数の制約により各コアの演算ユニットを整数演算に限定し、FPUは1個が全コアで共有されていることであり、科学技術計算やコンピュータ・グラフィックス等、大量の浮動小数点演算を実行するような運用方法には不向きである。

Web やアプリケーションの処理以外に、UltraSPARC T1 は多数のユーザーアカウントを持つ小さなデータベースアプリケーション(言い換えると１つの処理は軽いが高多重度)に適している可能性がある。サン・マイクロシステムズのとある顧客は、UltraSPARC T1 で動作する MySQLアプリケーションが、AMD Opteronサーバより 13.5倍高速であることを示す結果を公表している [1]。

仮想化

T1はハイパーバイザ権限による実行モードをサポートする最初のSPARCプロセッサである。SPARCハイパーバイザはこのモードで動作し、T1システムをそれぞれがオペレーティングシステムのインスタンスを実行可能な32個の論理ドメインに分割することができる。

現在[いつ?]、Solaris、Linux、NetBSD、FreeBSDがサポートされている。

ソフトウェアライセンスの問題

伝統的に、Oracle Databaseのような商用のソフトウェアスイートは、ソフトウェアが動作するプロセッサの個数により顧客に対して課金を行っている。2006年はじめ、オラクル はプロセッサ係数 (Processor Factor) を導入しライセンスモデルを変更した。T1のプロセッサ係数は0.25であり、8コアのT2000は2CPUのライセンスしか必要でない[2]。

2006年第3四半期には、IBMがバリューユニット価格 (Value Unit, VU) の概念を導入した。T1の各コアは、標準の100PVU/コアではなく30 PVUとなっている[3]。

T1の欠点

T1はシングルプロセッサのマザーボードのみしかサポートしておらず、大規模のエンタープライズ環境での垂直方向のスケーラビリティが限定されている。サンは後継のVictoria Falls プロセッサでこの問題を解決することを表明した[4]。また、1個の浮動小数点演算器が全てのコアで共有されているため、科学技術計算などの浮動小数点演算を多用するような用途には向かない。さらに、整数演算に限ってみても、同時代の他のCPUと比較して各コアのシングルスレッド性能はあまり高くはないという欠点がある。

"Rock" プロセッサ

UltraSPARC T1はシングル CPU システムのみを対象として設計されており、SMPで使用できない。Rockなどの将来のサンのチップ・マルチスレッディング (Chip multithreading; CMT) 対応 UltraSPARCプロセッサは、複数チップのサーバアーキテクチャに対応する。Rockプロセッサはデータベースのような伝統的なデータ処理のワークロードを対象としている。従って、Rock UltraSPARC T1やT2の置き換えではなく、UltraSPARC IVなどのサンの SMPプロセッサの後継とみなされている。

RockはUltraSPARC T1と異なり、浮動小数点の処理を対象としている。サンは公式にhardware scoutと呼ばれる、Rockプロセッサのマルチスレッドのハードウェアをプリフェッチに用いる機能を公開している。これはアウト・オブ・オーダー実行の機能の一部である。

UltraSPARC T2 プロセッサ

→詳細は「UltraSPARC T2」を参照

コードネームNiagara 2として知られた、UltraSPARC T1の後継となるプロセッサは、コアあたり8スレッドをサポートし、各コアが専用のFPUを持っている。つまり8コア/プロセッサ×8スレッド/コア=64スレッドを同時実行可能である。

UltraSPARC T2 Plus プロセッサ

2007年2月、サンは年次のアナリストサミットにおいて、"Victoria Falls" というコードネームの第3世代ハードウェアマルチスレッディング設計[5]のプロセッサが、2006年10月にテープアウトしたことを発表した。2ソケットのサーバ (2U) は128スレッド、16コア、を備え、UltraSPARC III に対して65倍高い性能を持っている[4]。

HOT CHIPS 19カンファレンスにおいて、サンはVictoria Fallsが2-wayおよび4-wayになることを発表した。従って、1台の4-way SMPサーバは同時に256のハードウェアスレッドをサポートする[6]。

2008年04月09日、サンと富士通はVictoria Fallsのコードネームで知られる「UltraSPARC T2 Plus」を搭載した2CPU型サーバ「SPARC Enterprise T5140」と「SPARC Enterprise T5240」を発表した。T5140は1U、T5240は2Uのサーバ筐体である。出荷開始は、2008年4月中旬を予定[7][8]。

SPARC T3 プロセッサ

→詳細は「SPARC T3」を参照

2010年に最大クロック数1.67 GHz、16コア、1コアあたり8スレッド（システム全体で最大512スレッド）の処理性能をもつCPUとしてリリースされた。12種類の暗号をサポートした暗号化処理ユニットが組み込まれている。

SPARC T4 プロセッサ

→詳細は「SPARC T4」を参照

2011年リリース。前世代のSPARC T3と比較してコア数が半分の8コアになり、ワンチップあたりのスレッド実行数が64スレッドに減少しているが、SPARC Tシリーズとして初のアウトオブオーダ実行を実装し､シングルスレッドのパフォーマンスが前世代の5倍に向上。最大3.0 GHz、1コアあたり8スレッドの処理性能をもつ。16種類の暗号をサポートした暗号化処理ユニット、10GbEによる高速ネットワーキング機能などを組み込んだSoCとしてリリースされた。

SPARC T5 プロセッサ

→詳細は「SPARC T5」を参照

2013年 4月リリース。コアのあたりのスレッド数は、SPARC T4 と同じ8だが、コア数が倍の16コアとなり、28 nmプロセスで製造されている[9][10][11]。

オープンな設計

2006年3月21日、サンはUltraSPARC T1 プロセッサの設計を、GNU General Public Licenseの元で、OpenSPARCプロジェクトにより公開した。公開された情報には、下記のものが含まれる：

  • UltraSPARC T1設計のVerilog ソースコード
  • 検証ツールスイートおよびシミュレーションモデル
  • ISA仕様 (UltraSPARC Architecture 2005)
  • Solaris 10 OSシミュレーションイメージ

関連項目

脚注

  1. ^ Thomas Rampelberg; Jason J. W. Williams (2006年5月9日). “Cruisin' with a T2k” (PDF). DigiTar. pp. p. 6. 2007年2月7日閲覧。
  2. ^ “Multi-core Processors: Impact On Oracle Processor Licensing”. オラクル. 2007年8月12日閲覧。
  3. ^ “Processor Value Unit Licensing for Distributed SW”. IBM. 2007年8月11日閲覧。
  4. ^ a b Fowler, John (2007年2月6日). “Growth by Design” (PDF) (英語). サン・マイクロシステムズ. pp. p. 21. 2007年2月7日閲覧。
  5. ^ 同時マルチスレッディング (Simultaneous Multithreading; SMT) とする誤りが観られるが、NiagaraファミリーとVictoria Fallsはバレルプロセッサであるのでハードウェアマルチスレッディングではあるが、SMTではない。
  6. ^ Stephen, Phillips (2007年8月21日). “Victoria Falls: Scaling Highly-Threaded Processor Cores” (PDF) (英語). サン・マイクロシステムズ. pp. p. 24. 2007年8月24日閲覧。
  7. ^ サンプレスリリース (2008年4月10日). “2008.04.10 サンと富士通、「SPARC Enterprise」サーバシリーズにUltraSPARC T2 Plusプロセッサ搭載の新機種を投入”. 2008年4月13日閲覧。
  8. ^ 富士通プレスリリース (2008年4月9日). “富士通とサンが新プロセッサ「UltraSPARC T2 Plus」でUNIXサーバ「SPARC Enterprise」のラインナップを拡充 : 富士通”. 2008年4月13日閲覧。
  9. ^ “Rick Hetherington : Oracle Innovation Showcase (Conversations with Oracle Innovators)”, www.oracle.com (オラクル), http://www.oracle.com/us/corporate/innovation/innovator-hetherington-191304.html 
  10. ^ 次世代SPARCプロセッサ「SPARC T5」と「SPARC64 X」
  11. ^ “Oracle's SPARC T5-2, SPARC T5-4, SPARC T5-8, and SPARC T5-1B Server Architecture” (PDF) (英語). オラクル. pp. p. 6 (2013年7月). 2013年10月19日閲覧。

外部リンク


同社はオラクルにより2010年に買収された。
人物
ハードウェア
ワークステーション、
サーバ
プロセッサ
ネットワーク
コンピュータ
その他
ソフトウェア
HPC
研究
教育
コミュニティ
カテゴリ カテゴリ
Kembali kehalaman sebelumnya