|
制程-架构-优化模型制程-架构-优化模型（英語：Process–architecture–optimization model）是英特尔于2016年开始采用的针对其中央处理器的开发模型。在这种3个阶段的模式下，每一次中央处理器的制程升级之后将会对微架构进行升级，然后对微架构进行一次或多次的优化。它取代了英特尔以前采用的Tick-Tock模型，据英特尔称，Tick-Tock模型在经济上已不可持续，因为提升制程工艺的研发费用变得比以前多得多。[1][2][3][4][5] 背景在采用制程-架构-优化模型之前，英特尔采用的是更加激进的Tick-Tock模型，这种模型省去了优化环节，在微架构进行升级后就会再次升级芯片制程，这种发展模式让英特尔最早推出了基于14纳米制程的中央处理器。[6]然而，随着新制程工艺的研发费用越来越高[2]，且如果英特尔的中央处理器性能过高，可能导致x86中央处理器出现一家独大的局面，若造成此局面，英特尔将会被《反垄断法》制裁（之前欧盟已经因此做出制裁[7]）。基于这两方面因素考虑，英特尔於2016年起正式宣布放弃Tick-Tock，改用制程-架构-优化模型。[5] 路线图
影响在Tick-Tock模式下，英特尔推出新的制程工艺的速度是较快的，但由于此模型推出，英特尔长时间以来不升级制程，而一直对14纳米制程进行优化，所以导致在对手（AMD）已推出基于7纳米制程的Ryzen处理器时，[16]英特尔却推出了基于优化版14纳米制程的处理器（Rocket Lake）[17]，这也导致英特尔在一段时间内，它的中央处理器性能上存在一定劣势。[18] 參考資料
|
||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
.svg){kind=logo}
Index:
pl ar de en es fr it arz nl ja pt ceb sv uk vi war zh ru af ast az bg zh-min-nan bn be ca cs cy da et el eo eu fa gl ko hi hr id he ka la lv lt hu mk ms min no nn ce uz kk ro simple sk sl sr sh fi ta tt th tg azb tr ur zh-yue hy my ace als am an hyw ban bjn map-bms ba be-tarask bcl bpy bar bs br cv nv eml hif fo fy ga gd gu hak ha hsb io ig ilo ia ie os is jv kn ht ku ckb ky mrj lb lij li lmo mai mg ml zh-classical mr xmf mzn cdo mn nap new ne frr oc mhr or as pa pnb ps pms nds crh qu sa sah sco sq scn si sd szl su sw tl shn te bug vec vo wa wuu yi yo diq bat-smg zu lad kbd ang smn ab roa-rup frp arc gn av ay bh bi bo bxr cbk-zam co za dag ary se pdc dv dsb myv ext fur gv gag inh ki glk gan guw xal haw rw kbp pam csb kw km kv koi kg gom ks gcr lo lbe ltg lez nia ln jbo lg mt mi tw mwl mdf mnw nqo fj nah na nds-nl nrm nov om pi pag pap pfl pcd krc kaa ksh rm rue sm sat sc trv stq nso sn cu so srn kab roa-tara tet tpi to chr tum tk tyv udm ug vep fiu-vro vls wo xh zea ty ak bm ch ny ee ff got iu ik kl mad cr pih ami pwn pnt dz rmy rn sg st tn ss ti din chy ts kcg ve
